Содержание
Предисловие 13
Благодарности 16
От издательства 16
Часть I. Введение в архитектуру компьютера
Глава 1. Начальные сведения по устройству компьютера 18
11. Данные и программы 19
12. Понятие архитектуры компьютера 22
13. Элементарные логические устройства памяти 23
14. Объем памяти 25
Контрольные вопросы и упражнения 26
Глава 2. Представление данных в компьютере 28
21. Текстовые данные 28
22. Графические данные 31
23. Числовые данные 34
2.31. Форматы представления чисел в компьютере 34
2.32. Форматы целых чисел 34
2.33. Формат вещественных чисел 44
2.34. Особенности компьютерной арифметики 61
24. Звуковые и видеоданные 63
25. Принцип обезличивания кода 65
26. Надежность кодирования данных 66
Контрольные вопросы и упражнения 73
Глава 3. Логические основы обработки данных 76
31. Понятие такта 76
32. Вентили и комбинационные схемы 78
3.21. Релейно-контактные вентили 79
3.22. Полупроводниковые вентили 80
3.23. Вентиль «НЕ» 81
3.24. Вентили «НЕ И» и «НЕ ИЛИ» 82
3.25. Вентили «И» и «ИЛИ* 83
3.26. Построение дизъюнктивной нормальной формы 84
3.27. Вентиль «Исключающее ИЛИ» 85
3.28. Многовходовые вентили 85
3.29. Комбинационная схема сумматора 86
3.210. Комбинационная схема сдвига 88
3.211. Компаратор 90
3.212. Декодер и мультиплексор 91
3.213. Арифметико-логическое устройство 94
33. Схема памяти на базовых вентилях 96
34. Интегральные схемы 99
Контрольные вопросы и упражнения 102
Глава 4. Архитектура компьютера на базе процессора i8086 104
4.1. Основные устройства компьютера 104
4.1.1. Оперативная память 104
4.1.2. Процессор 107
4.1.3. Шина 109
4.1.4. Внешние устройства компьютера 113
4.1.5. Программная модель оперативной памяти 115
4.1.6. Программная модель процессора i8086 121
4.2. Машинные команды процессора i8086 131
4.2.1. Структура машинной команды 132
4.2.2. Безадресные команды 137
4.2.3. Одноадресные команды 138
4.2.4. Двухадресные команды 149
4.2.5. Команды с непосредственным операндом 150
4.2.6. Схема работы процессора при выполнении машинной команды 151
4.2.7. Отладчик машинных программ debug 155
4.2.8. Прерывания 166
4.2.9. Особенности 32-битовых процессоров Intel 175
4.3. Элементы Ассемблера процессора Intel 177
4.3.1. Структура оператора в языке Ассемблер 178
4.3.2. Директивы сегментации программы 179
4.3.3. Директивы определения данных 182
4.3.4. Команды Ассемблера 185
4.3.5. Пересылка данных 186
4.3.6. Работа со стеком 189
4.3.7. Сложение и вычитание 193
4.3.8. Умножение и деление 194
4.3.9. Организация линейных программ на машинном уровне 198
4.3.10. Команды передачи управления 204
4.312. Организация ветвлений на машинном уровне 210
4.313. Организация циклов на машинном уровне 213
4.314. Работа с массивами 215
Контрольные вопросы и упражнения 219
Часть II. Архитектура вычислительных систем
Глава 5. Развитие архитектуры и параллелизм вычислений 224
51. Начальные этапы развития 226
5.11. Механический этап 226
5.12. Машины Чарльза Бэббиджа 228
5.13. Электромеханический этап 229
5.14. Начало электронного этапа 231
52. Архитектура фон Неймана ' 232
53. Параллелизм в архитектуре начального периода 234
5.31. Параллельная обработка разрядов кода 234
5.32. Совмещение во времени работы нескольких устройств 236
5.33. Направления дальнейшего развития параллелизма 242
Контрольные вопросы и упражнения 243
Глава 6. Многопрограммный режим работы компьютеров 244
61. Сегментная модель памяти защищенного режима 247
6.11. Структура дескриптора сегмента 247
6.12. Линейный адрес 250
62. Организация виртуальной памяти 254
Контрольные вопросы и упражнения 256
Глава 7. Повышение эффективности оперативной памяти 257
71. Статическая и динамическая память 258
72. Микросхемы памяти 259
73. Цикл памяти 263
74. Типы микросхем динамической памяти 267
7.41. Расслоение памяти 267
7.42. Микросхемы FPM DRAM . . . 269
7.43. Микросхемы EDO DRAM 270
7.44. Микросхемы В EDO DRAM 270
7.45. Микросхемы SDRAM 271
7.46. Микросхемы DDR DRAM и RDRAM 272
Контрольные вопросы и упражнения .. 273
Глава 8. Многоуровневая организация памяти 274
Контрольные вопросы и упражнения 277
Глава 9. Кэш 278
91. Механизмы работы кэша 279
9.11. Кэш прямого отображения 280
9.12. Многовходовый ассоциативный кэш 282
9.13. Ассоциативная память 283
9.14. Управление ассоциативным кэшем 283
92. Многоуровневый кэш 284
93. Когерентность кэша 285
94. Микросхемы кэша 287
Контрольные вопросы и упражнения 287
Глава 10. Шины 289
101. Циклы шин 290
10.11. Цикл чтения синхронных шин 291
10.12. Цикл чтения асинхронных шин 292
10.13. Блочные циклы шины 294
10.14. Циклы без освобождения шины 294
102. Конвейерный режим шины 295
103. Многошинная архитектура 297
10.31. Основные типы шин 298
10.32. Синхронизация и шины 299
10.33. Чипсет 300
Контрольные вопросы и упражнения 301
Глава 11. Улучшение эффективности процессора 303
111. Микроархитектура процессора 304
112. Конвейерная архитектура процессора 307
113. Суперскалярная архитектура процессора 311
114. Динамическое исполнение машинных команд 312
11.41. Изменение последовательности выполнения команд 313
11.42. Предсказание перехода 318
11.43. Спекулятивное выполнение 319
11.44. Многопоточное исполнение 320
115. Многопроцессорные и многоядерные архитектуры 321
Контрольные вопросы и упражнения 323
Глава 12. Внешняя память 324
121. Магнитные диски 324
12.11. Гибкие магнитные диски 326
12.12. Жесткие магнитные диски 327
122. Оптические диски 332
12.21. Компакт-диски CD-ROM 332
12.22. Компакт-диски однократной записи CD-R 334
12.23. Компакт-диски многократной записи CD-RW 335
12.24. Диски DVD 336
123. Магнитные ленты 337
124. Мобильные носители памяти 338
12.41. Мобильные дисководы 338
12.42. Мобильные устройства флэш-памяти 338
Контрольные вопросы и упражнения 339
Глава 13. Системный блок и периферийные устройства 340
131. Системный блок 340
132. Дисплей и графическая подсистема 343
133. Принтеры 346
134. Другие устройства компьютера 349
135. Компактная условная формула — характеристика компьютера 351
Контрольные вопросы и упражнения 353
Глава 14. Оценка производительности вычислительных систем 354
141. Оценка производительности тактовой частотой 355
142. Пиковая и реальная производительность 356
143. Единицы MIPS 356
144. Единицы Flops 357
145. Тесты UNPACK 358
146. Л иверморские циклы 359
147. SPEC и другие тесты 359
Контрольные вопросы и упражнения 361
Глава 15. Классификация архитектур 362
151. Классификация по принципу действия 363
152. Классификация по поколениям 365
153. Функциональная классификация компьютеров 368
154. Классификация персональных компьютеров 370
155. Классификация по архитектуре системы команд 372
15.51. Аккумуляторная архитектура 372
15.52. Стековая архитектура 373
15.53. Архитектура регистров общего назначения 373
15.54. CISC-архитектура 374
15.55. RISC-архитектура 374
15.55. VUW-архитектура 375
15.56. EPIC-архитектура 376
156. Прочие классификационные схемы 377
Контрольные вопросы и упражнения 377
Глава 16. Обзор основных семейств микропроцессоров 379
161. Семейство Intel 379
16.11. Первые модели процессоров Intel 379
16.12. Шестнадцатибитовые модели семейства Intel 380
16.13. Тридцатидвухбитовые модели i80386 и i80486 382
16.14. Пятое поколение моделей семейства 383
16.15. Шестое поколение моделей семейства 384
16.16. Двухъядерные модели семейства Intel 387
16.17. Особенности архитектуры IA64 387
16.18. Семейства, программно совместимые с моделями Intel 392
162. Семейство SUN SPARC 394
163. Семейства РА-RISC, Alpha, Power PC, MIPS 397
164. Семейства БЭСМ и Эльбрус 398
Контрольные вопросы и упражнения 402
Глава 17. Параллельные архитектуры 403
171. Законы Амдала 404
172. Топология параллельных систем 405
173. Классификация параллельных систем по Флинну 409
174. Классификация параллельных систем класса МКМД 417
Контрольные вопросы и упражнения 421
Глава 18. Неклассические архитектуры 423
Контрольные вопросы и упражнения 428
Часть III. Введение в архитектуру компьютерных сетей
Глава 19. Линии связи 432
191. Передача сообщений по линиям связи 433
19.11. Режимы передачи сообщений 433
19.12. Параллельная и последовательная передачи 433
19.13. Способы представления кодов 435
19.14. Обнаружение и исправление ошибок 438
192. Характеристики линии связи 439
Контрольные вопросы и упражнения 443
Глава 20. Классификация и топология сетей 444
Контрольные вопросы и упражнения 450
Глава 21. Элементы сетевого оборудования 451
Контрольные вопросы и упражнения 456
Глава 22. Физическая и логическая структуризация сетей 457
Контрольные вопросы и упражнения 461
Глава 23. Доступ к сети 462
231. Метод случайного доступа 464
232. Маркерный метод доступа 465
Контрольные вопросы и упражнения 466
Глава 24. Методы коммутации 467
241. Коммутация каналов 468
242. Коммутация пакетов 469
243. Коммутация сообщений 471
Контрольные вопросы и упражнения 471
Глава 25. Базовые сетевые технологии 472
Контрольные вопросы и упражнения 474
Глава 26. Многоуровневая модель OSI 475
Контрольные вопросы и упражнения 482
Приложение. Использованные сокращения 483
Литература 493
Периодические издания 494
Интернет-ресурсы 495
Алфавитный указатель 496